#a PRIORITY
TAPER
12-4-60
R. ASSESS
PATENT

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Toshiyuki TAKEMORI et al.

Serial No.: Not Yet Assigned

Filed: September 12, 2000

For: TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

# CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Director of Patents and Trademarks Washington, D.C. 20231

September 12, 2000

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

## Japanese Appln. No. 11-258687, filed on September 13, 1999

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,
ARMSTRONG, WESTERMAN, HATTORI
McLELAND & NAUGHTON

Mel R. Quintos

Reg. No. 31,898

Atty. Docket No.: 001155

Suite 1000, 1725 K Street, N.W. Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

MRQ/yap

09/660439

## 日本国特許庁 PATENT OFFICE

JC903 U.S. PTO 09/660439

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年 9月13日

出 願 番 号 Application Number:

平成11年特許願第258687号

出 願 人 Applicant (s):

新電元工業株式会社

2000年 6月23日

特 許 庁 長 官 Commissioner, Patent Office 丘藤隆度

## 特平11-258687

【書類名】

特許願

【整理番号】

99-1168

【提出日】

平成11年 9月13日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】

埼玉県飯能市南町10番13号 新電元工業株式会社飯

能工場内

【氏名】

竹森 俊之

【発明者】

【住所又は居所】

埼玉県飯能市南町10番13号 新電元工業株式会社飯

能工場内

【氏名】

渡辺 祐司

【特許出願人】

【識別番号】

000002037

【住所又は居所】 東京都千代田区大手町二丁目2番1号

【氏名又は名称】

新電元工業株式会社

【代表者】

高崎 泰明

【代理人】

【識別番号】

100102875

【住所又は居所】

東京都港区虎ノ門1丁目2番18号 虎ノ門興業ビル3

階

【弁理士】

【氏名又は名称】

石島 茂男

【電話番号】

03-3592-8691

【選任した代理人】

【識別番号】

100106666

【住所又は居所】 東京都港区虎ノ門1丁目2番18号 虎ノ門興業ビル

3階

【弁理士】

【氏名又は名称】 阿部 英樹

【電話番号】 03-3592-8691

【手数料の表示】

【予納台帳番号】 040051

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9715600

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 トランジスタ

【特許請求の範囲】

【請求項1】第1導電型のドレイン層と、前記ドレイン層上に配置され、前 記第1導電型とは異なる導電型である第2導電型の反対導電領域とを有する半導 体基板と、

前記半導体基板の前記反対導電領域側から形成され、前記ドレイン層に達する 溝と、

前記反対導電領域内に形成され、前記溝の内周面に露出する第1導電型のソー ス領域と、

前記溝の内周面に形成され、前記ドレイン層と前記反対導電領域と前記ソース 領域とに亘って配置されたゲート絶縁膜と、

前記ゲート絶縁膜に密着して配置されたゲート電極膜と、

前記ゲート電極膜とは絶縁して配置され、少なくとも前記ソース領域の前記溝 内周面に露出する部分と接触したソース電極膜とを有するトランジスタ。

【請求項2】前記溝内部の前記ゲート電極膜とソース電極膜との間には前記 ゲート絶縁膜よりも厚い絶縁膜が配置された請求項1記載のトランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はトランジスタに関し、特に、電源回路等に多用されるパワーMOSF ETに関する。

[0002]

【従来の技術】

図17(a)、(b)の符号101に、従来のトレンチ型パワーMOSFETを示 す。図17(b)は、図17(a)のC-C線断面図である。

[0003]

このパワーMOSFET101は、図17(b)に示すように、N<sup>†</sup>型シリコン 基板111上に、N<sup>-</sup>型エピタキシャル層からなるドレイン層112と、P型ボ

## [0004]

各セル103においては、図17(b)に示すように、P型ボディ領域115に、底部がドレイン層112まで達する断面が矩形の溝118が形成されており、隣接する溝118の間の位置には、P型ボディ領域115の表面から所定深さに P<sup>+</sup>型拡散領域124が形成されている。P<sup>+</sup>型拡散領域124の周囲であって、溝の開口周辺には、P型ボディ領域115の表面からドレイン層112に達しない程度の深さまで、N<sup>+</sup>型のソース領域127が形成されている。

#### [0005]

他方、溝118の内周面及び底面にはゲート絶縁膜119が形成されており、 ゲート絶縁膜119の表面には、溝118内部を充填し、その上端がソース領域 127の下端よりも上部に位置するようにポリシリコンゲート130が形成され ている。

#### [0006]

ポリシリコンゲート130の上部には、PSG(Phoso-Silicate Glass)膜128が形成され、PSG膜128と半導体基板105の表面とを被覆するようにAlからなるソース電極膜129が形成されている。ポリシリコンゲート130とソース電極膜129とは、PSG膜128によって電気的に絶縁されるようにされている。

#### [0007]

このような構造のパワーMOSFET101では、ソース電極膜129とドレイン層112との間に高電圧を印加した状態で、ポリシリコンゲート130とソース領域127との間に閾値電圧以上の電圧を印加すると、ゲート酸化膜119とP型ボディ領域の界面に反転層が形成され、その反転層を通ってドレインからソースに電流が流れる。

#### [0008]

上述した構造のパワーMOSFET101では、ソース電極膜129と各ソース領域127とを、ソース領域127の表面で直接接触させるため、PSG膜128をフォトリソグラフィ法によってパターニングする必要がある。このような形成方法ではPSG膜128が位置ズレすることがあるため、多少の位置ズレが生じても確実にソース電極膜129とポリシリコンゲート130との絶縁をするように、半導体基板105表面でのPSG膜128は、その占有面積に余裕をもって大きめにとっている。

そのため、結果的に溝118上のみならず、その開口周辺までPSG膜128 が形成されることになる。

#### [0009]

従って、溝118の開口周辺に形成されたソース領域127の一部は、PSG 膜128の下部に位置することになり、ソース電極膜129とソース領域127 との間で十分低抵抗のコンタクトをとるためには、半導体基板表面のソース領域 127の露出面積を予め大きくしておく必要がある。これにより、半導体基板1 05表面におけるソース領域127の占有面積をある限度以上縮小することができないので、素子の微細化の妨げになっていた。

#### [0010]

#### 【発明が解決しようとする課題】

本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、基板上に形成されるセルの形成面積を小さくして、素子の縮小化が可能となる技術を提供することにある。

#### [0011]

#### 【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明はトランジスタであって、第 1導電型のドレイン層と、前記ドレイン層上に配置され、前記第1導電型とは異 なる導電型である第2導電型の反対導電領域とを有する半導体基板と、前記半導 体基板の前記反対導電領域側から形成され、前記ドレイン層に達する溝と、前記 反対導電領域内に形成され、前記溝の内周面に露出する第1導電型のソース領域 と、前記溝の内周面に形成され、前記ドレイン層と前記反対導電領域と前記ソー ス領域とに亘って配置されたゲート絶縁膜と、前記ゲート絶縁膜に密着して配置されたゲート電極膜と、前記ゲート電極膜とは絶縁して配置され、少なくとも前記ソース領域の前記溝内周面に露出する部分と接触したソース電極膜とを有する

請求項2記載の発明は、請求項1記載のトランジスタであって、前記溝内部の 前記ゲート電極膜とソース電極膜との間には前記ゲート絶縁膜よりも厚い絶縁膜 が配置されたことを特徴とする。

#### [0012]

従来のトランジスタでは、ソース領域は半導体基板の表面で露出しており、露出した表面でソース電極と直接接触する構造になっていたため、所定の導通抵抗を確保するには、ソース電極とソース領域の接触面積を大きくすべく、基板表面でのソース領域の占有面積をある程度大きくしなければならなかった。

#### [0013]

これに対し、本発明のトランジスタによれば、ソース電極膜は、少なくともソース領域の溝内周面に露出する部分でソース領域と直接接触しているので、半導体基板表面におけるソース領域の占有面積を従来に比して小さくしても、溝内周面で露出するソース領域の面積を大きくとることで、ソース領域とソース電極膜との接触面積を従来と同程度の大きさにすることができる。

#### [0014]

従って、従来と同様に、ソース領域とソース電極膜との間で十分低抵抗なソースコンタクトをとることができ、半導体基板表面におけるソース領域の占有面積 を従来に比して小さくすることで、素子サイズを縮小化することができる。

#### [0015]

#### 【発明の実施の形態】

以下で図面を参照し、本発明の実施の形態について説明する。

図1(a)、(b)の符号1に、本発明の実施形態のトレンチ型パワーMOSFE Tを示す。図1(b)は、図1(a)のA-A線断面図である。

### [0016]

このパワーMOSFET1は、図1(b)に示すように、N<sup>+</sup>型のシリコン基板

11上に、N<sup>-</sup>型エピタキシャル層からなるドレイン層12と、P型ボディ領域 15とが順次形成されてなる半導体基板5を有している。半導体基板5の表面には、図1(a)に示すように、複数のセル3が格子状に配置されている。図1(a)には、6個のセル3 $_1$ ~3 $_6$ が示されており、後述するソース電極膜は省略した。【0017】

各セル3内のP型ボディ領域15には、図1(b)に示すように、底部がドレイン層12まで達する溝18が形成されており、隣接する溝18の間のほぼ中央位置には、P型ボディ領域15の表面から、ドレイン層12に達しない程度の深さまでP<sup>+</sup>型拡散領域24が形成されており、P<sup>+</sup>型拡散領域24の周囲で、溝18の周辺には、P型ボディ領域15の表面からドレイン層12に達しない程度の深さまで、N<sup>+</sup>型のソース領域27が形成されている。

#### [0018]

他方、溝18の内部にはポリシリコンゲート30が充填され、ポリシリコンゲート30の上端はソース領域27の下端よりも上部に位置するようにされている。ポリシリコンゲート30と溝18の内周面及び底面との間には、ゲート絶縁膜19が形成されている。

#### [0019]

このような構造のパワーMOSFET1では、ソース電極膜29とドレイン層12との間に高電圧を印加した状態で、ポリシリコンゲート30とソース領域27との間に閾値電圧以上の電圧を印加すると、ゲート絶縁膜19とP型ボディ領域15の界面に反転層が形成され、その反転層を通ってドレインからソースに電流が流れる。

#### [0020]

なお、本実施形態では、N型を第1導電型とし、P型を第2導電型としており、P型ボディ領域15と、P<sup>+</sup>型拡散領域24とで、本発明の反対導電領域の一例を構成している。

#### [0021]

以下で、図 2(a) 乃至図 8(u) を参照しながら、シリコン基板 1 1 上に、個々のセル 3 1  $\sim$  3 6 を形成する工程について説明する。なお、図 8(u) は、図 1 0 0

-B線断面図を示している。

## [0022]

まず、抵抗率が $3 \times 10^{-3} \Omega \cdot \text{cmN}^+$ シリコン基板11の表面上に、厚み $4 \sim 5$   $\mu$  mで抵抗率が0.  $3 \Omega \cdot \text{cm} O N^-$ 型エピタキシャル層からなるドレイン層12を形成する(図2(a))。

## [0023]

次に、熱酸化処理をし、ドレイン層 12の全表面に $Si0_2$ 膜 13 を成膜する(図 2(b))。 その $Si0_2$ 膜 13 を介してドレイン層 12 内部にボロンイオン( $B^+$ )を注入すると、ドレイン層 12 内部の表面近くに  $p^+$ 型注入層 14 が形成される(図 2(c))。

次いで、熱処理すると $p^+$ 型注入層14がドレイン層12内で拡散し、ドレイン層12の表面から $2\mu$ mの深さまでP型ボディ領域15が形成される(図3(d)))。

#### [0024]

次に、CVD法でSiO $_2$ 膜13上に厚いSiO $_2$ 膜16を成膜し(図3(e))、そのSiO $_2$ 膜16の表面に、パターニングしたレジスト膜(図示せず)を形成した後に、そのレジスト膜をマスクにしてSiO $_2$ 膜16、13をエッチング・除去すると、SiO $_2$  膜16、13に開口17が形成され、開口17の底面でP型ボディ領域15の表面の一部が露出する(図3(f))。

## [0025]

次いで、レジスト膜を除去し、開口17が形成されたSiO<sub>2</sub>膜16、13をマスクにして、反応性イオンエッチング等の異方性エッチングを行う。するとP型ボディ領域15がエッチングされ、開口17が形成された領域のP型ボディ領域15に、P型ボディ領域15を貫通してドレイン層12まで達し、幅が0.6μm程度で断面が矩形の溝18が形成される(図4(g))。この溝18の深さはP型ボディ領域15の厚みよりも大きく、その底面は、ドレイン層12の上端より下方に位置するようになっている。

## [0026]

この状態では溝18内部はシリコンが露出しており、 $Si0_2$ 膜16、13を除去

し(図4(h))、P型ボディ領域15の表面を露出させた後、熱酸化処理を行うと、シリコン酸化膜からなるゲート絶縁膜19が全面に成膜される(図4(i))。ここではゲート絶縁膜19は膜厚500Åに形成した。

#### [0027]

次いで、CVD法によってゲート絶縁膜19上にリンをドープしたポリシリコン薄膜を形成すると、溝18内部は、形成されたポリシリコン薄膜20で充填される。(図5(j))。

次に、ポリシリコン薄膜のエッチングを所定時間行い、半導体基板上のポリシリコン薄膜20を除去すると共に、溝18内にはポリシリコン薄膜20が残った状態にする。ここでは、半導体基板表面上のポリシリコン薄膜が完全に除去されてもエッチングを終了させず、溝18内に残存するポリシリコン薄膜20の表面もエッチングする。以下では溝18内に残存したポリシリコン層をポリシリコンゲートと称し、符号30に示す(図5(k))。このポリシリコンゲート30はゲート絶縁膜19と密着して形成されており、下端がドレイン層12の表面よりも下方に位置している。

## [0028]

この状態では、半導体基板表面と溝18の上部にはゲート絶縁膜19が露出しており、ゲート絶縁膜19をエッチングすると、半導体基板の表面と溝18上部の内周面が露出する(図5(1))。

#### [0029]

次に、熱酸化処理を行うと、半導体基板のシリコンが露出した部分及び溝18 内に露出するポリシリコンゲート30が酸化され、キャップ酸化膜21が全面成膜される(図6(m))。

#### [0030]

次に、半導体基板表面にパターニングしたレジスト膜22を形成し、溝18の 上部をそのレジスト膜22で保護した状態でボロンイオンを注入すると、P型ボディ領域表面にP型注入層23が形成される(図6(n))。

### [0031]

次にレジスト膜22を除去し、熱処理するとP<sup>+</sup>型注入層23がP型ボディ領

域 15 内で拡散し、P型ボディ領域 15 の表面から、 $1 \mu$  m程度の深さに $P^+$ 型 拡散領域 24 が形成される(図 6(o))。

#### [0032]

次いで、溝18及びその周辺の領域に開口が設けられたレジスト膜25をキャップ酸化膜21上に形成する(図7(p))。このレジスト膜25をマスクにして、レジスト膜25の開口を介してリンイオン( $P^+$ )を注入すると、リンイオン( $P^+$ )は P型ボディ領域15内部に注入され、P型ボディ領域15の表面近くに  $N^+$ 型 注入層26が形成される(図7(q))。

#### [0033]

その後加熱処理をすると、N<sup>+</sup>型注入層26が拡散し、溝18周辺のP型ボディ領域15の表面から深さ方向にN<sup>+</sup>型不純物拡散層からなるソース領域27が形成される。このソース領域27は、溝18の内周面に接する部分の下端が、ゲート絶縁膜19の上端及びポリシリコンゲート30の上端より下方に位置するようになっている。

## [0034]

すなわち、ゲート絶縁膜19及びポリシリコンゲート30の上端は、溝18内 周面側のソース領域27の下端よりも上方に位置し、下端は上述したようにドレ イン層12の上端よりも下方に位置するようになっている。

#### [0035]

従って、ゲート絶縁膜19及びポリシリコンゲート30は、図7(r)に示すように、溝18の内周面で、ドレイン層12とP型ボディ領域15とソース領域27とに亘って配置されることになる。

#### [0036]

次に、CVD法により、キャップ酸化膜21上に、PSG膜からなる絶縁膜2 8を基板表面から溝18の内部に亘って形成する(図8(s))。

次いで、絶縁膜28及びキャップ酸化膜21のエッチングを所定時間行い、P型ボディ領域15上の絶縁膜28及びキャップ酸化膜21を除去すると共に、溝18の開口近くに形成された絶縁膜28及びキャップ酸化膜21を除去すると、半導体基板表面と溝18上部の内周面が露出する(図8(t))。

その後、A1薄膜を蒸着法で全面に形成すると、ソース電極膜29が形成される(図8(u))。以上の工程を経て、セル3が形成される。

#### [0037]

以上説明した本実施形態のパワーMOSFET1では、各セル3においてソース電極膜29とソース領域27とは、半導体基板5の表面51と、溝18の内周面52とで直接接触しており、互いに電気的に接続されている。

#### [0038]

このため、半導体基板5上にソース領域27の形成面積を小さくしても、溝18の内周面52で露出するソース領域27の面積を大きくすることで、ソース領域27とソース電極膜29との接触面積を大きくとることができる。

#### [0039]

従って、従来のように十分低抵抗のソースコンタクトを確保するため、各ソース領域27の占有面積を大きくする必要がないので、従来に比してソース領域27の占有面積を小さくして、素子サイズを縮小化することが可能になる。

#### [0040]

従来構造では、半導体基板 5 の表面におけるソース領域 2 7 の幅  $\Delta$  w を 1  $\mu$  m 程度までしか狭めることができなかったが、本実施形態の構造では、ソース領域 2 7 の幅  $\Delta$  w を 0. 5  $\mu$  m以下まで狭めることができることが本発明の発明者等によって確認された。

#### [0041]

これにより、本実施形態のパワーMOSFET1では、1個のセルについてソース領域27の幅Δwを50%以上縮小することができ、占有面積も大幅に縮小することができる。

## [0042]

一例として、 $P^+$ 型拡散領域 24 の幅を 1  $\mu$  mとし、従来のソース領域の幅  $\Delta$  wを 1 . 3  $\mu$  mとした場合には、従来構造におけるソース領域の占有面積は、( 1+1 .  $3\times 2$ ) $^2-1^2=11$  .  $96(\mu$  m $^2)$ であった。これに対し、本発明の  $\Phi^+$ 型拡散領域  $\Phi^2$  24 の幅を従来と同じ  $\Phi^2$  1  $\Phi^2$  1  $\Phi^2$  24 の幅を従来と同じ  $\Phi^2$  24  $\Phi^2$  36  $\Phi^2$  36  $\Phi^2$  37  $\Phi^2$  38  $\Phi^2$  38  $\Phi^2$  39  $\Phi^2$  30  $\Phi^2$  40  $\Phi^2$  30  $\Phi^2$  30  $\Phi^2$  40  $\Phi^2$  40  $\Phi^2$  40  $\Phi^2$  50  $\Phi^2$  40  $\Phi^2$  50  $\Phi^$ 

 $1^2 = 3 (\mu m^2)$ となり、この場合には面積比で75%も面積を縮小することができる。従って、パワーMOSFET全体で、大幅に形成面積を縮小することができる。

## [0043]

以上のようにして、溝18の内周面52でソース電極膜29とソース領域27 とのコンタクトをとるセル3を得ることができるが、かかるセルは、以下で説明 する工程でも製造することができる。

#### [0044]

まず、図2(a)~図5(k)で説明した工程を経て、溝18内にポリシリコンゲート30を形成する。図5(k)の工程に引き続いて、フォトリソグラフィ法で、溝18上部及びその周辺を被覆するようにレジスト膜31を形成し(図10(1))、これをマスクにしてボロンイオン( $B^+$ )をP型ボディ領域15に注入すると、P型ボディ領域15の表面に $P^+$ 型注入層23が形成される(図10(m))。

#### [0045]

次いでレジスト膜 3 1 を除去し、熱処理すると、P <sup>+</sup>型注入層 2 3 が P 型ボディ領域 1 5 内で熱拡散して、P 型ボディ領域 1 5 の表面から、ドレイン領域 1 2 にまで達しない程度の深さまで P <sup>+</sup>型拡散領域 2 4 が形成される(図 1 0 (n))。

#### [0046]

#### [0047]

次いでレジスト膜34を除去し、熱処理を行うと、N<sup>+</sup>型注入層26がP型ボディ領域15内で拡散され、溝18周辺のP型ボディ領域15の表面から深さ方向にN<sup>+</sup>型不純物拡散層からなるソース領域27が形成される。このソース領域27は、溝18の内周面側の下端が、ポリシリコンゲート30の上端より下方に位置するようにされている(図11(q))。

#### [0048]

この状態では、半導体基板表面と溝18の上部ではゲート絶縁膜19が露出しており、ゲート絶縁膜19をエッチング・除去すると、半導体基板の表面と溝18上部の内周面が露出する(図12(r))。

#### [0049]

次いで、CVD法により、溝18から露出するポリシリコンゲート30の表面と、溝18の内周面と、P型ボディ領域15の表面とに、PSG膜からなる絶縁膜28を成膜し、溝18を絶縁膜28で充填させる(図12(s))。

#### [0050]

次に、絶縁膜28のエッチングを所定時間行い、半導体基板上の絶縁膜28を除去すると共に、溝18に残存する絶縁膜28の表面もエッチングする(図12(t))。

その後、A1薄膜を蒸着法で全面に形成すると、ソース電極膜29が形成される(図13(u))。

#### [0051]

こうして形成されたセルにおいても、ソース電極膜29がソース領域27の表面と、溝18内周面で露出する側面とに直接接触しており、この接触部分でソース電極膜29と電気的に接続されている。このため、半導体基板5表面でのソース領域27の占有面積を小さくしても所定の導通抵抗を確保することができるので、従来に比してソース領域27の占有面積を縮小し、素子サイズを小さくすることができる。

#### [0052]

また、溝18の内周面52でソース電極膜29とソース領域27とのコンタクトをとるセルは、IGBT(Insulated gate bipolar mode transistor)にも適用可能である。

## [0053]

かかるセル構造の I G B T を得るには、まず  $P^+$ 型シリコン基板 6 1 を用意し、  $P^+$ 型シリコン基板 6 1 の表面に、厚み 5 0  $\sim$  6 0  $\mu$  m で抵抗率が 2 5  $\Omega$  · cm の  $N^-$ 型エピタキシャル層 1 2 を形成する (図 1 4 (a ))。

#### [0054]

その後、図 2 (b) 乃至図 8 (u) の工程を経た後、 $P^+$ 型シリコン基板 6 1 の裏面に基板 3 1 とオーミックコンタクトをとる金属膜 7 0 を形成することにより、図 1 4 (b) に示す構造の I G B T 4 が形成される。この I G B T 4 は、ソース領域 2 7、 $P^+$ 型シリコン基板 6 1、ポリシリコンゲート 3 0 がそれぞれエミッタ、コレクタ、ゲートとして動作する。

#### [0055]

さらに、かかるセルの構造は、ショットキーバリア型IGBTにも適用可能である。

### [0056]

また、図15(b)の構造におけるN 型シリコン基板71 の裏面に、P 型拡散領域92 & N 型拡散領域93 が形成され、かつN 型シリコン基板71 の裏面全面に金属膜からなる裏面電極94 が形成されて成る構造のIGBT6 としてもよい(図16(a))。

#### [0057]

さらに、図16(b)に示すように、表面に図8(u)の構造のトランジスタ $P_1$ が形成された $N^-$ 型シリコン基板71の裏面に、トランジスタ $P_1$ と全く同じ構成のトランジスタ $P_2$ が形成されて成る双方向導通スイッチ7の構造としてもよい。なお図16(b)中で、符号15b、19b、24b、27b、28b、29bは、それぞれ符号15a、19a、24a、27a、28a、29aに対応して

おり、互いに同じものである。

#### [0058]

また、上述した実施形態では、パワーMOSFET1、IGBT4、6、ショットキーバリア型IGBT5、双方向導通スイッチ7について説明したが、本発明のトランジスタは、これらの全てを含むものである。

#### [0059]

なお、上述した実施形態において、セル $3_1$ ~ $3_6$ の配置は、図1(a)に示すような格子状の配置に限られるものではなく、例えば図9に示すように、千鳥格子状の配置としてもよい。

## [0060]

また、上述したように本実施形態では、N型を第1導電型とし、P型を第2導電型としているが、本発明はこれに限らず、P型を第1導電型とし、N型を第2 導電型としてもよい。

さらに、絶縁膜28としてPSG膜を用いているが、本発明の絶縁膜はこれに 限られるものではなく、例えばシリコン窒化膜を用いてもよい。

#### [0061]

また、ソース電極膜29としてA1膜を用いているが、本発明はこれに限らず 、例えば銅膜などを用いてもよい。

さらに、ドレイン層12をエピタキシャル成長で形成しているが、本発明のドレイン層12の形成方法はこれに限らず、表面拡散で形成してもよい。

#### [0062]

また、図1(a)に示すようにセル $3_1$ ~ $3_6$ の形状を矩形としているが、本発明のセルの形状はこれに限られるものではなく、例えば円形のセルとしてもよい。

さらに、上述のセルの形成工程においては、溝29を形成した後に、P型ボディ領域15の表面にソース領域27を形成しているが、本発明はこれに限られるものではなく、P型ボディ領域15の表面にソース領域27を予め形成しておいた後に、溝29を形成するようにしてもよい。

### [0063]

また、上述の実施形態ではいずれも半導体基板としてシリコン基板を用いてい

るが、本発明の半導体基板はこれに限らず、例えばSiC等の基板に適用してもよい。

#### [0064]

さらに、ゲート電極としてポリシリコンゲートを用いているが、本発明のゲート電極はこれに限らず、メタルゲートに適用してもよい。

また、上述の実施形態ではセル構造のトランジスタについて説明しているが、 本発明はこれに限らず、ストライプ構造のトランジスタに適用してもよい。

さらに、ゲート絶縁膜19としてシリコン酸化膜を用いたが、本発明のゲート 絶縁膜19はこれに限らず、例えばシリコン窒化膜を用いてもよいし、シリコン 酸化膜とシリコン窒化膜との複合膜を用いてもよい。

#### [0065]

#### 【発明の効果】

半導体基板表面におけるソース領域の占有面積を小さくして、素子の縮小化を 図ることができる。

#### 【図面の簡単な説明】

- 【図1】(a):本発明の一実施形態のパワーMOSFETのセルの配置を説明する平面図
  - (b): 本発明の一実施形態のパワーMOSFETを説明する断面図
  - 【図2】( a ):本発明の一実施形態のセルの形成工程を説明する断面図
    - (b):その続きの工程を説明する断面図
    - (c):その続きの工程を説明する断面図
  - 【図3】(d):その続きの工程を説明する断面図
    - (e):その続きの工程を説明する断面図
    - (f):その続きの工程を説明する断面図
  - 【図4】(g):その続きの工程を説明する断面図
    - (h): その続きの工程を説明する断面図
    - (i): その続きの工程を説明する断面図
  - 【図5】(j):その続きの工程を説明する断面図
    - (k):その続きの工程を説明する断面図

- (1):その続きの工程を説明する断面図
- 【図6】(m):その続きの工程を説明する断面図
  - (n): その続きの工程を説明する断面図
  - (o):その続きの工程を説明する断面図
- 【図7】(p):その続きの工程を説明する断面図
  - (q):その続きの工程を説明する断面図
  - (r): その続きの工程を説明する断面図
- 【図8】(s):その続きの工程を説明する断面図
  - (t): その続きの工程を説明する断面図
  - (u):その続きの工程を説明する断面図
- 【図9】本発明の実施形態のセルの別の配置を説明する平面図
- 【図10】(1):本発明のセルの別の形成工程を説明する断面図
  - (m):その続きの工程を説明する断面図
  - (n):その続きの工程を説明する断面図
- 【図11】(o):その続きの工程を説明する断面図
  - (p):その続きの工程を説明する断面図
  - (q):その続きの工程を説明する断面図
- 【図12】(r):その続きの工程を説明する断面図
  - (s):その続きの工程を説明する断面図
  - (t): その続きの工程を説明する断面図
- 【図13】(u):その続きの工程を説明する断面図
- 【図14】(a):本発明の実施形態のIGBTの製造に用いられる基板を説明する断面図
  - (b):本発明の実施形態のIGBTのセルの構造を説明する断面
- 【図15】(a):本発明の実施形態の他のIGBTの製造に用いられる基板を説明する断面図
  - (b):本発明の実施形態の他のIGBTの製造工程を説明する断

面図


図

#### 特平11-258687

- (c):その続きの工程を説明する断面図
- (d): その続きの工程を説明する断面図
- 【図16】(a):本発明の実施形態のその他のIGBTのセル構造を説明する断面図
- (b):本発明の実施形態における双方向導通スイッチのセル構造 を説明する断面図
  - 【図17】(a):従来のパワーMOSFETのセルの配置を説明する平面図
    - (b):従来のパワーMOSFETを説明する断面図


#### 【符号の説明】

1 ……パワーMOSFET(トランジスタ) 11……シリコン基板 12… …ドレイン層 15……P型ボディ領域 19……ゲート絶縁膜 27…… ソース領域 28……絶縁膜 30……ポリシリコンゲート(ゲート電極膜)




【図2】







(b)




(c)



【図3】







P-body 15 N<sup>-</sup> 12

【図4】


(g)



(h)





(i)




【図5】


(j)










【図6】









【図7】









【図8】


(s)




(t)



(u)




【図9】




【図10】


(1)



(m)




(n)




【図11】


(o)



18 34 26  $P^+$ P<sup>+</sup> 24 -15 P-body P-bodý (p) -30  $N^-$ 19 -12  $N^+$ 11




【図12】




(s)


(r)




(t)




【図13】





【図14】







【図15】














<u>6</u> P<sup>+</sup> N<sup>+</sup> P<sup>+</sup>


(a)





【図17】





【書類名】

要約書

【要約】

【課題】パワーMOSFETの面積縮小化が可能になる技術を提供する。

【解決手段】本発明のパワーMOSFET1はトレンチ型であって、ソース領域27は基板表面51と、溝18の内周面52の両方で露出している。このため、ソース領域27は基板表面51のみならず、溝18の内周面52でソース電極膜29とコンタクトをとることができるので、基板表面のみで十分に低抵抗なソースコンタクトをとるため、ソース領域27の形成面積を大きくしていた従来に比して、素子の面積を小さくすることができる。

【選択図】

図 1

## 認定・付加情報

特許出願の番号

平成11年 特許願 第258687号

受付番号

59900889138

書類名

特許願

担当官

宇留間 久雄

7277

作成日

平成11年 9月16日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000002037

【住所又は居所】

東京都千代田区大手町2丁目2番1号

【氏名又は名称】

新電元工業株式会社

【代理人】

申請人

【識別番号】

100102875

【住所又は居所】

東京都港区虎ノ門1丁目2番18号 虎ノ門興業

ビル3階 石島・阿部特許事務所

【氏名又は名称】

石島 茂男

【選任した代理人】

【識別番号】

100106666

【住所又は居所】

東京都港区虎ノ門1丁目2番18号 虎ノ門與業

ビル3階 石島・阿部特許事務所

【氏名又は名称】

阿部 英樹

## 出願人履歴情報

識別番号

[000002037]

1. 変更年月日 1990年 8月28日

[変更理由]

新規登録

住 所

東京都千代田区大手町2丁目2番1号

氏 名 新電元工業株式会社